Hasil Pencarian katakunci : arsitektur memori

Pada halaman ini, anda dapat melihat dokumen-dokumen yang berkaitan dengan katakunci yang telah anda pilih. Untuk memilih katakunci lainnya, anda dapat memilih pada bagian kanan laman website ini.

PROSESOR FFT BERBASIS TINGGI FLEKSIBEL RENDAH-LATENCY UNTUK 4G, WLAN, DAN MASA DEPAN 5G
Prosesor Fourier transform (FFT) cepat yang dapat diprogram tinggi dirancang untuk mendukung FFT 16 hingga 4096 titik dan 12FT hingga 2400 titik Fourier transforms (DFT) diskrit untuk 4G, jaringan area lokal nirkabel, dan 5G masa depan. Arsitektur 16-jalur data paralel berbasis memori dipilih sebagai tradeoff antara throughput dan biaya. Untuk mengimplementasikan prosesor kecepatan tinggi yang efisien perangkat keras, beberapa peningkatan disediakan. Untuk menggunakan kembali secara maksimal sumber daya perangkat keras, unit kupu-kupu yang dapat dikonfigurasi ulang diusulkan untuk mendukung komputasi termasuk delapan radix-2 secara paralel, empat radix-3/4 secara paralel, dua radix-5/8 secara paralel, dan radix-16 dalam satu jam siklus. Pengganda dua faktor menggunakan skema yang berbeda dioptimalkan dan dibandingkan, di mana skema komputer digital rotasi koordinat yang dimodifikasi akhirnya diterapkan untuk meminimalkan biaya perangkat keras sambil mendukung FFT dan DFT. Skema akses data bebas konflik yang dioptimalkan juga diusulkan untuk mendukung banyak kupu-kupu di setiap radio. Prosesor dirancang sebagai IP umum dan dapat diimplementasikan menggunakan synthesizer prosesor (perancang prosesor khusus set aplikasi). Hasil sintesis otomatisasi desain elektronik berdasarkan teknologi 65-nm menunjukkan bahwa area prosesor adalah 1,46 mm \ n2 \ n. Prosesor ini mendukung 972 MS / s 4096-point FFT pada 250 MHz dengan konsumsi daya 68,64 mW dan rasio sinyal-ke-kuantisasi-kebisingan 66,1 dB. Prosesor yang diusulkan memiliki throughput yang dinormalisasi lebih baik per unit luas daripada desain canggih yang tersedia.