Hasil Pencarian katakunci : sirkuit terpadu bicmos

Pada halaman ini, anda dapat melihat dokumen-dokumen yang berkaitan dengan katakunci yang telah anda pilih. Untuk memilih katakunci lainnya, anda dapat memilih pada bagian kanan laman website ini.

A 24.2-30.5 GHZ QUAD-CHANNEL RFIC UNTUK KOMUNIKASI 5G TERMASUK PERALATAN UJI BUILT-IN
RFIC beamforming quad-channel wideband untuk aplikasi infrastruktur 5G di seluruh dunia dalam 130nm SiGe BiCMOS menghadirkan keuntungan kanal tunggal Rx dan NF masing-masing 22 dan 4dB dengan konsumsi daya total 1,6W. Kinerja Tx termasuk P1dB dari 18dBm CW dan daya output RMS 11.5dBm pada EVM 3% dan total konsumsi daya 1,8W. Beamforming didasarkan pada penundaan waktu nyata yang digabungkan invarian suhu dan penguat gain diprogram fase invarian. Peralatan uji terintegrasi terintegrasi termasuk pembangkitan LO, injeksi dan deteksi sinyal memungkinkan pengujian produksi RF dan kalibrasi array yang murah.
DETEKTOR DAYA BERBASIS GILBERT UNTUK 5G MM-WAVE TRANSCEIVERS BUILT-IN-DIRI DIRI
Makalah ini menjelaskan hasil desain dan pengukuran dari pendeteksi daya (PD) berbasis Gilbert Cell untuk aplikasi Self-Test (BiST) bawaan dalam operasi 5G mm-Wave pada rentang frekuensi (24-30 GHz). PD dirancang dan dibuat dalam teknologi TSMC 0.18um BiCMOS. Detektor ini dirancang untuk kalibrasi berbantuan digital untuk ketidaksempurnaan pemancar seperti LO feedthrough dan Image Rejection. Diferensial yang diusulkan berdasarkan penerapan Gilbert menghasilkan penolakan mode umum 58dB yang diperlukan untuk LO feedthrough dan kalibrasi penolakan gambar. Dalam rentang frekuensi yang cocok, rentang dinamis input yang disimulasikan adalah lebih dari 48 dB, respons detektor bervariasi sekitar ± 1,25 dB untuk daya input RF yang diberikan, karena frekuensi RF tersapu melintasi rentang frekuensi operasi. Konsumsi daya statis adalah 16mW dari pasokan 3,3 V.
K-BAND RENDAH-KEBISINGAN BIPOLAR CLASS-C VCO UNTUK SISTEM KEMBALI 5G DALAM TEKNOLOGI BICMOS 55NM
Pengembangan sistem komunikasi 5G sedang berlangsung. Saat menggunakan 64 QAM, level kebisingan fase sangat rendah diperlukan untuk membatasi EVM - mis. Kurang dari -117dBc / Hz pada 1MHz diimbangi dari f = 20GHz. Dalam makalah ini, tantangan untuk mencapai kebisingan fase rendah dibahas secara rinci. Pilihan antara CMOS vs perangkat BJT diselidiki dan dampak intrinsik resistansi dasar dalam VCO berbasis BJT ditangani. VCO berbasis BJT menunjukkan ~ 2dB noise fase yang lebih baik bila dibandingkan dengan VCO berbasis CMOS dan pasokan rendah digunakan. Ketika pasokan yang lebih tinggi diungkit, keuntungan VCO berbasis BJT dipertahankan, sementara VCO berbasis CMOS tidak dapat mencapai rentang penyetelan yang ditargetkan karena parasitics perangkat oksida tebal. Untuk lebih lanjut meminimalkan noise fase, penekanannya adalah pada minimalisasi L / Q inductor versus rasio faktor kualitas. Prototipe dalam teknologi BiCMOS 55nm dioperasikan pada pasokan 2.5V dengan amplitudo terbesar yang diizinkan oleh kendala keandalan. Pengukuran menunjukkan noise fase serendah -119dBc / Hz pada 1MHz dari offset pembawa 20GHz dengan rentang tala (TR) 19% dan FoM = -187dBc / Hz. Konsumsi daya adalah 56mW. Sepengetahuan penulis terbaik, VCO yang disajikan menunjukkan kebisingan fase terendah yang dilaporkan di antara VCO BiCMOS canggih dengan TR> 10%.